

Lab2: 秒表的设计与实现

实验介绍


这个实验将指导你通过使用 SystemVerilog 设计秒表（stopwatch）并 LED 显示。

实验目标

学习偏移计数器和计数器级联的原理和实现

实验步骤

1. 使用 SystemVerilog 设计 163 计数器，模块名 counter163_<姓名缩写>，封装 IP，要求所有信号名加*_<姓名缩写>。



CLR	LOAD	EN	功能
H	X	X	清零
L	H	X	装载
L	L	H	计数
L	L	L	保持
当 QD QC QB QA 为全 1 时，RCO 为 1。			

2. 建立 stopwatch_<姓名缩写>的工程文件，采用原理图方法设计 stopwatch_<姓名缩写>模块。如下图所示。分别引入两个 clk_div IP，分别生成 clk_1KHz（参数 10000）和 clk_10Hz（参数 10000000）两个时钟信号。加入 display_7seg IP，连接 clk_1KHz 时钟。
3. 加入 4 个 163 计数器 IP，分别对应模 10（1 分）、模 6（10 秒）、模 10（1 秒）和模 10（100 毫秒）计数器。使用 Concat IP 将分立的计数值合并成 4 比特总线信号。
4. 完成给定的 stopwatch_ctrl_<姓名缩写>.sv 的 SystemVerilog 设计，分别生成 4 个 163 计数器的*_clr, *_en 信号，生成截至条件判断和各 163 的清零、使能信号生成。该文件中已经给出了按钮识别和总体清零 clr 和使能 en 信号的设计。封装 IP，加入 stopwatch_<姓名缩写>原理图中。
5. 加入给定的 Constrains 文件，综合、验证并生成 bit 文件，编程 FPGA。

实验原理

1. 7 段显示管可以显示 0-9 的不同数字，在本次试验中，需要将计数值显示在 7 段显示管上，因此结果应该使用 4 个显式管进行显示。最低 1 个数码管显示 0-9 的计数值，每 100ms 秒计数一次，中间 2 位数码管显示 0-59 的计数值，每 1s 计数一次，最高位 1 个数码管显示 0~9 的计数值，每 1 分钟计数一次。
2. 分别实现模 10、模 6、模 10 和模 10 的 4 个计数器，分别使用 163 计数器设计实现，之后连接成最终的秒表计数器，注意进位链和使能信号的实现。
3. 采用两个按钮（btnC 和 btnD）分别实现清零和开始暂停功能，可以使用同步器同步。实现判别 btnD 按钮抬起动作的从 1 变 0 的事件，并将开始暂停寄存器取反一次，以暂停计数器和开始计数器的功能。清零按钮 btnC 直接连接所有寄存器的复位端，开始暂停寄存器初始处于暂停状态。（用 SystemVerilog 实现，注意 FPGA 板上的所有按钮按下是高电平）。

